Commit 33556237 authored by Peter Maydell's avatar Peter Maydell
Browse files

Merge remote-tracking branch 'remotes/amarkovic/tags/mips-queue-jun-7-2019' into staging 



MIPS Queue for June 7th, 2019

# gpg: Signature made Fri 07 Jun 2019 10:59:15 BST
# gpg:                using RSA key D4972A8967F75A65
# gpg: Good signature from "Aleksandar Markovic <amarkovic@wavecomp.com>" [unknown]
# gpg: WARNING: This key is not certified with a trusted signature!
# gpg:          There is no indication that the signature belongs to the owner.
# Primary key fingerprint: 8526 FBF1 5DA3 811F 4A01  DD75 D497 2A89 67F7 5A65

* remotes/amarkovic/tags/mips-queue-jun-7-2019:
  tests/tcg: target/mips: Add README for MSA tests
  tests/tcg: target/mips: Add tests for MSA FP max/min instructions
  tests/tcg: target/mips: Add utility function reset_msa_registers()
  tests/tcg: target/mips: Move four tests to a better location
  tests/tcg: target/mips: Add tests for MSA shift instructions
  tests/tcg: target/mips: Amend and rearrange MSA wrappers
  target/mips: Unroll loops in helpers for MSA logic instructions
  target/mips: Outline places for future MSA helpers
  target/mips: Fix block-comment-related issues in msa_helper.c
  target/mips: Fix space-related format issues in msa_helper.c

Signed-off-by: default avatarPeter Maydell <peter.maydell@linaro.org>
parents 0d74f3b4 88e34ac0

target/mips/msa_helper.c

+542 −33

File changed.

Preview size limit exceeded, changes collapsed.

tests/tcg/mips/include/wrappers_msa.h

+348 −160
Original line number Diff line number Diff line
@@ -23,6 +23,54 @@ 
#define WRAPPERS_MSA_H





#define RESET_MSA_REGISTER(wi)                                         \

   __asm__ volatile (                                                  \

      "xor.v $" #wi ", $" #wi ", $" #wi "\n\t"                         \

      :                                                                \

      :                                                                \

      :                                                                \

   )





static inline void reset_msa_registers()

{



   RESET_MSA_REGISTER(w0);

   RESET_MSA_REGISTER(w1);

   RESET_MSA_REGISTER(w2);

   RESET_MSA_REGISTER(w3);

   RESET_MSA_REGISTER(w4);

   RESET_MSA_REGISTER(w5);

   RESET_MSA_REGISTER(w6);

   RESET_MSA_REGISTER(w7);

   RESET_MSA_REGISTER(w8);

   RESET_MSA_REGISTER(w9);

   RESET_MSA_REGISTER(w10);

   RESET_MSA_REGISTER(w11);

   RESET_MSA_REGISTER(w12);

   RESET_MSA_REGISTER(w13);

   RESET_MSA_REGISTER(w14);

   RESET_MSA_REGISTER(w15);

   RESET_MSA_REGISTER(w16);

   RESET_MSA_REGISTER(w17);

   RESET_MSA_REGISTER(w18);

   RESET_MSA_REGISTER(w19);

   RESET_MSA_REGISTER(w20);

   RESET_MSA_REGISTER(w21);

   RESET_MSA_REGISTER(w22);

   RESET_MSA_REGISTER(w23);

   RESET_MSA_REGISTER(w24);

   RESET_MSA_REGISTER(w25);

   RESET_MSA_REGISTER(w26);

   RESET_MSA_REGISTER(w27);

   RESET_MSA_REGISTER(w28);

   RESET_MSA_REGISTER(w29);

   RESET_MSA_REGISTER(w30);

   RESET_MSA_REGISTER(w31);



}





#define DO_MSA__WD__WS(suffix, mnemonic)                               \

static inline void do_msa_##suffix(const void *input,                  \

                                   const void *output)                 \
@@ -55,21 +103,6 @@ static inline void do_msa_##suffix(const void *input, \ 
   );                                                                  \

}



DO_MSA__WD__WS(NLOC_B, nloc.b)

DO_MSA__WD__WS(NLOC_H, nloc.h)

DO_MSA__WD__WS(NLOC_W, nloc.w)

DO_MSA__WD__WS(NLOC_D, nloc.d)



DO_MSA__WD__WS(NLZC_B, nlzc.b)

DO_MSA__WD__WS(NLZC_H, nlzc.h)

DO_MSA__WD__WS(NLZC_W, nlzc.w)

DO_MSA__WD__WS(NLZC_D, nlzc.d)



DO_MSA__WD__WS(PCNT_B, pcnt.b)

DO_MSA__WD__WS(PCNT_H, pcnt.h)

DO_MSA__WD__WS(PCNT_W, pcnt.w)

DO_MSA__WD__WS(PCNT_D, pcnt.d)





#define DO_MSA__WD__WS_WT(suffix, mnemonic)                            \

static inline void do_msa_##suffix(const void *input1,                 \
@@ -126,85 +159,52 @@ static inline void do_msa_##suffix(void *input1, void *input2, \ 
   );                                                                  \

}



DO_MSA__WD__WS_WT(ILVEV_B, ilvev.b)

DO_MSA__WD__WS_WT(ILVEV_H, ilvev.h)

DO_MSA__WD__WS_WT(ILVEV_W, ilvev.w)

DO_MSA__WD__WS_WT(ILVEV_D, ilvev.d)



DO_MSA__WD__WS_WT(ILVOD_B, ilvod.b)

DO_MSA__WD__WS_WT(ILVOD_H, ilvod.h)

DO_MSA__WD__WS_WT(ILVOD_W, ilvod.w)

DO_MSA__WD__WS_WT(ILVOD_D, ilvod.d)



DO_MSA__WD__WS_WT(ILVL_B, ilvl.b)

DO_MSA__WD__WS_WT(ILVL_H, ilvl.h)

DO_MSA__WD__WS_WT(ILVL_W, ilvl.w)

DO_MSA__WD__WS_WT(ILVL_D, ilvl.d)



DO_MSA__WD__WS_WT(ILVR_B, ilvr.b)

DO_MSA__WD__WS_WT(ILVR_H, ilvr.h)

DO_MSA__WD__WS_WT(ILVR_W, ilvr.w)

DO_MSA__WD__WS_WT(ILVR_D, ilvr.d)



DO_MSA__WD__WS_WT(AND_V, and.v)

DO_MSA__WD__WS_WT(NOR_V, nor.v)

DO_MSA__WD__WS_WT(OR_V, or.v)

DO_MSA__WD__WS_WT(XOR_V, xor.v)



DO_MSA__WD__WS_WT(CEQ_B, ceq.b)

DO_MSA__WD__WS_WT(CEQ_H, ceq.h)

DO_MSA__WD__WS_WT(CEQ_W, ceq.w)

DO_MSA__WD__WS_WT(CEQ_D, ceq.d)

/*

 * Bit Count

 * ---------

 */



DO_MSA__WD__WS_WT(CLE_S_B, cle_s.b)

DO_MSA__WD__WS_WT(CLE_S_H, cle_s.h)

DO_MSA__WD__WS_WT(CLE_S_W, cle_s.w)

DO_MSA__WD__WS_WT(CLE_S_D, cle_s.d)

DO_MSA__WD__WS(NLOC_B, nloc.b)

DO_MSA__WD__WS(NLOC_H, nloc.h)

DO_MSA__WD__WS(NLOC_W, nloc.w)

DO_MSA__WD__WS(NLOC_D, nloc.d)



DO_MSA__WD__WS_WT(CLE_U_B, cle_u.b)

DO_MSA__WD__WS_WT(CLE_U_H, cle_u.h)

DO_MSA__WD__WS_WT(CLE_U_W, cle_u.w)

DO_MSA__WD__WS_WT(CLE_U_D, cle_u.d)

DO_MSA__WD__WS(NLZC_B, nlzc.b)

DO_MSA__WD__WS(NLZC_H, nlzc.h)

DO_MSA__WD__WS(NLZC_W, nlzc.w)

DO_MSA__WD__WS(NLZC_D, nlzc.d)



DO_MSA__WD__WS_WT(CLT_S_B, clt_s.b)

DO_MSA__WD__WS_WT(CLT_S_H, clt_s.h)

DO_MSA__WD__WS_WT(CLT_S_W, clt_s.w)

DO_MSA__WD__WS_WT(CLT_S_D, clt_s.d)

DO_MSA__WD__WS(PCNT_B, pcnt.b)

DO_MSA__WD__WS(PCNT_H, pcnt.h)

DO_MSA__WD__WS(PCNT_W, pcnt.w)

DO_MSA__WD__WS(PCNT_D, pcnt.d)



DO_MSA__WD__WS_WT(CLT_U_B, clt_u.b)

DO_MSA__WD__WS_WT(CLT_U_H, clt_u.h)

DO_MSA__WD__WS_WT(CLT_U_W, clt_u.w)

DO_MSA__WD__WS_WT(CLT_U_D, clt_u.d)



DO_MSA__WD__WS_WT(MAX_A_B, max_a.b)

DO_MSA__WD__WS_WT(MAX_A_H, max_a.h)

DO_MSA__WD__WS_WT(MAX_A_W, max_a.w)

DO_MSA__WD__WS_WT(MAX_A_D, max_a.d)

/*

 * Bit move

 * --------

 */



DO_MSA__WD__WS_WT(MIN_A_B, min_a.b)

DO_MSA__WD__WS_WT(MIN_A_H, min_a.h)

DO_MSA__WD__WS_WT(MIN_A_W, min_a.w)

DO_MSA__WD__WS_WT(MIN_A_D, min_a.d)

DO_MSA__WD__WS_WT(BINSL_B, binsl.b)

DO_MSA__WD__WS_WT(BINSL_H, binsl.h)

DO_MSA__WD__WS_WT(BINSL_W, binsl.w)

DO_MSA__WD__WS_WT(BINSL_D, binsl.d)



DO_MSA__WD__WS_WT(MAX_S_B, max_s.b)

DO_MSA__WD__WS_WT(MAX_S_H, max_s.h)

DO_MSA__WD__WS_WT(MAX_S_W, max_s.w)

DO_MSA__WD__WS_WT(MAX_S_D, max_s.d)

DO_MSA__WD__WS_WT(BINSR_B, binsr.b)

DO_MSA__WD__WS_WT(BINSR_H, binsr.h)

DO_MSA__WD__WS_WT(BINSR_W, binsr.w)

DO_MSA__WD__WS_WT(BINSR_D, binsr.d)



DO_MSA__WD__WS_WT(MIN_S_B, min_s.b)

DO_MSA__WD__WS_WT(MIN_S_H, min_s.h)

DO_MSA__WD__WS_WT(MIN_S_W, min_s.w)

DO_MSA__WD__WS_WT(MIN_S_D, min_s.d)

DO_MSA__WD__WS_WT(BMNZ_V, bmnz.v)

DO_MSA__WD__WS_WT(BMZ_V, bmz.v)

DO_MSA__WD__WS_WT(BSEL_V, bsel.v)



DO_MSA__WD__WS_WT(MAX_U_B, max_u.b)

DO_MSA__WD__WS_WT(MAX_U_H, max_u.h)

DO_MSA__WD__WS_WT(MAX_U_W, max_u.w)

DO_MSA__WD__WS_WT(MAX_U_D, max_u.d)



DO_MSA__WD__WS_WT(MIN_U_B, min_u.b)

DO_MSA__WD__WS_WT(MIN_U_H, min_u.h)

DO_MSA__WD__WS_WT(MIN_U_W, min_u.w)

DO_MSA__WD__WS_WT(MIN_U_D, min_u.d)

/*

 * Bit Set

 * -------

 */



DO_MSA__WD__WS_WT(BCLR_B, bclr.b)

DO_MSA__WD__WS_WT(BCLR_H, bclr.h)
@@ -221,45 +221,53 @@ DO_MSA__WD__WS_WT(BNEG_H, bneg.h) 
DO_MSA__WD__WS_WT(BNEG_W, bneg.w)

DO_MSA__WD__WS_WT(BNEG_D, bneg.d)



DO_MSA__WD__WS_WT(PCKEV_B, pckev.b)

DO_MSA__WD__WS_WT(PCKEV_H, pckev.h)

DO_MSA__WD__WS_WT(PCKEV_W, pckev.w)

DO_MSA__WD__WS_WT(PCKEV_D, pckev.d)



DO_MSA__WD__WS_WT(PCKOD_B, pckod.b)

DO_MSA__WD__WS_WT(PCKOD_H, pckod.h)

DO_MSA__WD__WS_WT(PCKOD_W, pckod.w)

DO_MSA__WD__WS_WT(PCKOD_D, pckod.d)

/*

 * Fixed Multiply

 * --------------

 */



DO_MSA__WD__WS_WT(VSHF_B, vshf.b)

DO_MSA__WD__WS_WT(VSHF_H, vshf.h)

DO_MSA__WD__WS_WT(VSHF_W, vshf.w)

DO_MSA__WD__WS_WT(VSHF_D, vshf.d)

DO_MSA__WD__WS_WT(MADD_Q_H, madd_q.h)

DO_MSA__WD__WS_WT(MADD_Q_W, madd_q.w)



DO_MSA__WD__WS_WT(SLL_B, sll.b)

DO_MSA__WD__WS_WT(SLL_H, sll.h)

DO_MSA__WD__WS_WT(SLL_W, sll.w)

DO_MSA__WD__WS_WT(SLL_D, sll.d)

DO_MSA__WD__WS_WT(MADDR_Q_H, maddr_q.h)

DO_MSA__WD__WS_WT(MADDR_Q_W, maddr_q.w)



DO_MSA__WD__WS_WT(SRA_B, sra.b)

DO_MSA__WD__WS_WT(SRA_H, sra.h)

DO_MSA__WD__WS_WT(SRA_W, sra.w)

DO_MSA__WD__WS_WT(SRA_D, sra.d)

DO_MSA__WD__WS_WT(MSUB_Q_H, msub_q.h)

DO_MSA__WD__WS_WT(MSUB_Q_W, msub_q.w)



DO_MSA__WD__WS_WT(SRAR_B, srar.b)

DO_MSA__WD__WS_WT(SRAR_H, srar.h)

DO_MSA__WD__WS_WT(SRAR_W, srar.w)

DO_MSA__WD__WS_WT(SRAR_D, srar.d)

DO_MSA__WD__WS_WT(MSUBR_Q_H, msubr_q.h)

DO_MSA__WD__WS_WT(MSUBR_Q_W, msubr_q.w)



DO_MSA__WD__WS_WT(SRL_B, srl.b)

DO_MSA__WD__WS_WT(SRL_H, srl.h)

DO_MSA__WD__WS_WT(SRL_W, srl.w)

DO_MSA__WD__WS_WT(SRL_D, srl.d)

DO_MSA__WD__WS_WT(MUL_Q_H, mul_q.h)

DO_MSA__WD__WS_WT(MUL_Q_W, mul_q.w)



DO_MSA__WD__WS_WT(SRLR_B, srlr.b)

DO_MSA__WD__WS_WT(SRLR_H, srlr.h)

DO_MSA__WD__WS_WT(SRLR_W, srlr.w)

DO_MSA__WD__WS_WT(SRLR_D, srlr.d)

DO_MSA__WD__WS_WT(MULR_Q_H, mulr_q.h)

DO_MSA__WD__WS_WT(MULR_Q_W, mulr_q.w)





/*

 * Float Max Min

 * -------------

 */



DO_MSA__WD__WS_WT(FMAX_W, fmax.w)

DO_MSA__WD__WS_WT(FMAX_D, fmax.d)



DO_MSA__WD__WS_WT(FMAX_A_W, fmax_a.w)

DO_MSA__WD__WS_WT(FMAX_A_D, fmax_a.d)



DO_MSA__WD__WS_WT(FMIN_W, fmin.w)

DO_MSA__WD__WS_WT(FMIN_D, fmin.d)



DO_MSA__WD__WS_WT(FMIN_A_W, fmin_a.w)

DO_MSA__WD__WS_WT(FMIN_A_D, fmin_a.d)





/*

 * Int Add

 * -------

 */



DO_MSA__WD__WS_WT(ADD_A_B, add_a.b)

DO_MSA__WD__WS_WT(ADD_A_H, add_a.h)
@@ -294,15 +302,11 @@ DO_MSA__WD__WS_WT(HADD_U_H, hadd_u.h) 
DO_MSA__WD__WS_WT(HADD_U_W, hadd_u.w)

DO_MSA__WD__WS_WT(HADD_U_D, hadd_u.d)



DO_MSA__WD__WS_WT(AVER_S_B, aver_s.b)

DO_MSA__WD__WS_WT(AVER_S_H, aver_s.h)

DO_MSA__WD__WS_WT(AVER_S_W, aver_s.w)

DO_MSA__WD__WS_WT(AVER_S_D, aver_s.d)



DO_MSA__WD__WS_WT(AVER_U_B, aver_u.b)

DO_MSA__WD__WS_WT(AVER_U_H, aver_u.h)

DO_MSA__WD__WS_WT(AVER_U_W, aver_u.w)

DO_MSA__WD__WS_WT(AVER_U_D, aver_u.d)

/*

 * Int Average

 * -----------

 */



DO_MSA__WD__WS_WT(AVE_S_B, ave_s.b)

DO_MSA__WD__WS_WT(AVE_S_H, ave_s.h)
@@ -314,6 +318,53 @@ DO_MSA__WD__WS_WT(AVE_U_H, ave_u.h) 
DO_MSA__WD__WS_WT(AVE_U_W, ave_u.w)

DO_MSA__WD__WS_WT(AVE_U_D, ave_u.d)



DO_MSA__WD__WS_WT(AVER_S_B, aver_s.b)

DO_MSA__WD__WS_WT(AVER_S_H, aver_s.h)

DO_MSA__WD__WS_WT(AVER_S_W, aver_s.w)

DO_MSA__WD__WS_WT(AVER_S_D, aver_s.d)



DO_MSA__WD__WS_WT(AVER_U_B, aver_u.b)

DO_MSA__WD__WS_WT(AVER_U_H, aver_u.h)

DO_MSA__WD__WS_WT(AVER_U_W, aver_u.w)

DO_MSA__WD__WS_WT(AVER_U_D, aver_u.d)





/*

 * Int Compare

 * -----------

 */



DO_MSA__WD__WS_WT(CEQ_B, ceq.b)

DO_MSA__WD__WS_WT(CEQ_H, ceq.h)

DO_MSA__WD__WS_WT(CEQ_W, ceq.w)

DO_MSA__WD__WS_WT(CEQ_D, ceq.d)



DO_MSA__WD__WS_WT(CLE_S_B, cle_s.b)

DO_MSA__WD__WS_WT(CLE_S_H, cle_s.h)

DO_MSA__WD__WS_WT(CLE_S_W, cle_s.w)

DO_MSA__WD__WS_WT(CLE_S_D, cle_s.d)



DO_MSA__WD__WS_WT(CLE_U_B, cle_u.b)

DO_MSA__WD__WS_WT(CLE_U_H, cle_u.h)

DO_MSA__WD__WS_WT(CLE_U_W, cle_u.w)

DO_MSA__WD__WS_WT(CLE_U_D, cle_u.d)



DO_MSA__WD__WS_WT(CLT_S_B, clt_s.b)

DO_MSA__WD__WS_WT(CLT_S_H, clt_s.h)

DO_MSA__WD__WS_WT(CLT_S_W, clt_s.w)

DO_MSA__WD__WS_WT(CLT_S_D, clt_s.d)



DO_MSA__WD__WS_WT(CLT_U_B, clt_u.b)

DO_MSA__WD__WS_WT(CLT_U_H, clt_u.h)

DO_MSA__WD__WS_WT(CLT_U_W, clt_u.w)

DO_MSA__WD__WS_WT(CLT_U_D, clt_u.d)





/*

 * Int Divide

 * ----------

 */



DO_MSA__WD__WS_WT(DIV_S_B, div_s.b)

DO_MSA__WD__WS_WT(DIV_S_H, div_s.h)

DO_MSA__WD__WS_WT(DIV_S_W, div_s.w)
@@ -324,6 +375,12 @@ DO_MSA__WD__WS_WT(DIV_U_H, div_u.h) 
DO_MSA__WD__WS_WT(DIV_U_W, div_u.w)

DO_MSA__WD__WS_WT(DIV_U_D, div_u.d)





/*

 * Int Dot Product

 * ---------------

 */



DO_MSA__WD__WS_WT(DOTP_S_H, dotp_s.h)

DO_MSA__WD__WS_WT(DOTP_S_W, dotp_s.w)

DO_MSA__WD__WS_WT(DOTP_S_D, dotp_s.d)
@@ -332,6 +389,48 @@ DO_MSA__WD__WS_WT(DOTP_U_H, dotp_u.h) 
DO_MSA__WD__WS_WT(DOTP_U_W, dotp_u.w)

DO_MSA__WD__WS_WT(DOTP_U_D, dotp_u.d)





/*

 * Int Max Min

 * -----------

 */



DO_MSA__WD__WS_WT(MAX_A_B, max_a.b)

DO_MSA__WD__WS_WT(MAX_A_H, max_a.h)

DO_MSA__WD__WS_WT(MAX_A_W, max_a.w)

DO_MSA__WD__WS_WT(MAX_A_D, max_a.d)



DO_MSA__WD__WS_WT(MAX_S_B, max_s.b)

DO_MSA__WD__WS_WT(MAX_S_H, max_s.h)

DO_MSA__WD__WS_WT(MAX_S_W, max_s.w)

DO_MSA__WD__WS_WT(MAX_S_D, max_s.d)



DO_MSA__WD__WS_WT(MAX_U_B, max_u.b)

DO_MSA__WD__WS_WT(MAX_U_H, max_u.h)

DO_MSA__WD__WS_WT(MAX_U_W, max_u.w)

DO_MSA__WD__WS_WT(MAX_U_D, max_u.d)



DO_MSA__WD__WS_WT(MIN_A_B, min_a.b)

DO_MSA__WD__WS_WT(MIN_A_H, min_a.h)

DO_MSA__WD__WS_WT(MIN_A_W, min_a.w)

DO_MSA__WD__WS_WT(MIN_A_D, min_a.d)



DO_MSA__WD__WS_WT(MIN_S_B, min_s.b)

DO_MSA__WD__WS_WT(MIN_S_H, min_s.h)

DO_MSA__WD__WS_WT(MIN_S_W, min_s.w)

DO_MSA__WD__WS_WT(MIN_S_D, min_s.d)



DO_MSA__WD__WS_WT(MIN_U_B, min_u.b)

DO_MSA__WD__WS_WT(MIN_U_H, min_u.h)

DO_MSA__WD__WS_WT(MIN_U_W, min_u.w)

DO_MSA__WD__WS_WT(MIN_U_D, min_u.d)





/*

 * Int Modulo

 * ----------

 */



DO_MSA__WD__WS_WT(MOD_S_B, mod_s.b)

DO_MSA__WD__WS_WT(MOD_S_H, mod_s.h)

DO_MSA__WD__WS_WT(MOD_S_W, mod_s.w)
@@ -342,30 +441,32 @@ DO_MSA__WD__WS_WT(MOD_U_H, mod_u.h) 
DO_MSA__WD__WS_WT(MOD_U_W, mod_u.w)

DO_MSA__WD__WS_WT(MOD_U_D, mod_u.d)



DO_MSA__WD__WS_WT(MUL_Q_H, mul_q.h)

DO_MSA__WD__WS_WT(MUL_Q_W, mul_q.w)

DO_MSA__WD__WS_WT(MULR_Q_H, mulr_q.h)

DO_MSA__WD__WS_WT(MULR_Q_W, mulr_q.w)



/*

 * Int Multiply

 * ------------

 */



DO_MSA__WD__WS_WT(MADDV_B, maddv.b)

DO_MSA__WD__WS_WT(MADDV_H, maddv.h)

DO_MSA__WD__WS_WT(MADDV_W, maddv.w)

DO_MSA__WD__WS_WT(MADDV_D, maddv.d)



DO_MSA__WD__WS_WT(MSUBV_B, msubv.b)

DO_MSA__WD__WS_WT(MSUBV_H, msubv.h)

DO_MSA__WD__WS_WT(MSUBV_W, msubv.w)

DO_MSA__WD__WS_WT(MSUBV_D, msubv.d)



DO_MSA__WD__WS_WT(MULV_B, mulv.b)

DO_MSA__WD__WS_WT(MULV_H, mulv.h)

DO_MSA__WD__WS_WT(MULV_W, mulv.w)

DO_MSA__WD__WS_WT(MULV_D, mulv.d)



DO_MSA__WD__WS_WT(SUBV_B, subv.b)

DO_MSA__WD__WS_WT(SUBV_H, subv.h)

DO_MSA__WD__WS_WT(SUBV_W, subv.w)

DO_MSA__WD__WS_WT(SUBV_D, subv.d)



DO_MSA__WD__WS_WT(SUBS_S_B, subs_s.b)

DO_MSA__WD__WS_WT(SUBS_S_H, subs_s.h)

DO_MSA__WD__WS_WT(SUBS_S_W, subs_s.w)

DO_MSA__WD__WS_WT(SUBS_S_D, subs_s.d)



DO_MSA__WD__WS_WT(SUBS_U_B, subs_u.b)

DO_MSA__WD__WS_WT(SUBS_U_H, subs_u.h)

DO_MSA__WD__WS_WT(SUBS_U_W, subs_u.w)

DO_MSA__WD__WS_WT(SUBS_U_D, subs_u.d)

/*

 * Int Subtract

 * ------------

 */



DO_MSA__WD__WS_WT(ASUB_S_B, asub_s.b)

DO_MSA__WD__WS_WT(ASUB_S_H, asub_s.h)
@@ -377,16 +478,6 @@ DO_MSA__WD__WS_WT(ASUB_U_H, asub_u.h) 
DO_MSA__WD__WS_WT(ASUB_U_W, asub_u.w)

DO_MSA__WD__WS_WT(ASUB_U_D, asub_u.d)



DO_MSA__WD__WS_WT(SUBSUU_S_B, subsuu_s.b)

DO_MSA__WD__WS_WT(SUBSUU_S_H, subsuu_s.h)

DO_MSA__WD__WS_WT(SUBSUU_S_W, subsuu_s.w)

DO_MSA__WD__WS_WT(SUBSUU_S_D, subsuu_s.d)



DO_MSA__WD__WS_WT(SUBSUS_U_B, subsus_u.b)

DO_MSA__WD__WS_WT(SUBSUS_U_H, subsus_u.h)

DO_MSA__WD__WS_WT(SUBSUS_U_W, subsus_u.w)

DO_MSA__WD__WS_WT(SUBSUS_U_D, subsus_u.d)



DO_MSA__WD__WS_WT(HSUB_S_H, hsub_s.h)

DO_MSA__WD__WS_WT(HSUB_S_W, hsub_s.w)

DO_MSA__WD__WS_WT(HSUB_S_D, hsub_s.d)
@@ -395,22 +486,119 @@ DO_MSA__WD__WS_WT(HSUB_U_H, hsub_u.h) 
DO_MSA__WD__WS_WT(HSUB_U_W, hsub_u.w)

DO_MSA__WD__WS_WT(HSUB_U_D, hsub_u.d)



DO_MSA__WD__WS_WT(SUBS_S_B, subs_s.b)

DO_MSA__WD__WS_WT(SUBS_S_H, subs_s.h)

DO_MSA__WD__WS_WT(SUBS_S_W, subs_s.w)

DO_MSA__WD__WS_WT(SUBS_S_D, subs_s.d)



DO_MSA__WD__WS_WT(SUBS_U_B, subs_u.b)

DO_MSA__WD__WS_WT(SUBS_U_H, subs_u.h)

DO_MSA__WD__WS_WT(SUBS_U_W, subs_u.w)

DO_MSA__WD__WS_WT(SUBS_U_D, subs_u.d)



DO_MSA__WD__WS_WT(BMNZ_V, bmnz.v)

DO_MSA__WD__WS_WT(BMZ_V, bmz.v)

DO_MSA__WD__WS_WT(SUBSUS_U_B, subsus_u.b)

DO_MSA__WD__WS_WT(SUBSUS_U_H, subsus_u.h)

DO_MSA__WD__WS_WT(SUBSUS_U_W, subsus_u.w)

DO_MSA__WD__WS_WT(SUBSUS_U_D, subsus_u.d)



DO_MSA__WD__WS_WT(FMAX_W, fmax.w)

DO_MSA__WD__WS_WT(FMAX_D, fmax.d)

DO_MSA__WD__WS_WT(SUBSUU_S_B, subsuu_s.b)

DO_MSA__WD__WS_WT(SUBSUU_S_H, subsuu_s.h)

DO_MSA__WD__WS_WT(SUBSUU_S_W, subsuu_s.w)

DO_MSA__WD__WS_WT(SUBSUU_S_D, subsuu_s.d)



DO_MSA__WD__WS_WT(FMAX_A_W, fmax_a.w)

DO_MSA__WD__WS_WT(FMAX_A_D, fmax_a.d)

DO_MSA__WD__WS_WT(SUBV_B, subv.b)

DO_MSA__WD__WS_WT(SUBV_H, subv.h)

DO_MSA__WD__WS_WT(SUBV_W, subv.w)

DO_MSA__WD__WS_WT(SUBV_D, subv.d)



DO_MSA__WD__WS_WT(FMIN_W, fmin.w)

DO_MSA__WD__WS_WT(FMIN_D, fmin.d)



DO_MSA__WD__WS_WT(FMIN_A_W, fmin_a.w)

DO_MSA__WD__WS_WT(FMIN_A_D, fmin_a.d)

/*

 * Interleave

 * ----------

 */



DO_MSA__WD__WS_WT(ILVEV_B, ilvev.b)

DO_MSA__WD__WS_WT(ILVEV_H, ilvev.h)

DO_MSA__WD__WS_WT(ILVEV_W, ilvev.w)

DO_MSA__WD__WS_WT(ILVEV_D, ilvev.d)



DO_MSA__WD__WS_WT(ILVOD_B, ilvod.b)

DO_MSA__WD__WS_WT(ILVOD_H, ilvod.h)

DO_MSA__WD__WS_WT(ILVOD_W, ilvod.w)

DO_MSA__WD__WS_WT(ILVOD_D, ilvod.d)



DO_MSA__WD__WS_WT(ILVL_B, ilvl.b)

DO_MSA__WD__WS_WT(ILVL_H, ilvl.h)

DO_MSA__WD__WS_WT(ILVL_W, ilvl.w)

DO_MSA__WD__WS_WT(ILVL_D, ilvl.d)



DO_MSA__WD__WS_WT(ILVR_B, ilvr.b)

DO_MSA__WD__WS_WT(ILVR_H, ilvr.h)

DO_MSA__WD__WS_WT(ILVR_W, ilvr.w)

DO_MSA__WD__WS_WT(ILVR_D, ilvr.d)





/*

 * Logic

 * -----

 */



DO_MSA__WD__WS_WT(AND_V, and.v)

DO_MSA__WD__WS_WT(NOR_V, nor.v)

DO_MSA__WD__WS_WT(OR_V, or.v)

DO_MSA__WD__WS_WT(XOR_V, xor.v)





/*

 * Pack

 * ----

 */



DO_MSA__WD__WS_WT(PCKEV_B, pckev.b)

DO_MSA__WD__WS_WT(PCKEV_H, pckev.h)

DO_MSA__WD__WS_WT(PCKEV_W, pckev.w)

DO_MSA__WD__WS_WT(PCKEV_D, pckev.d)



DO_MSA__WD__WS_WT(PCKOD_B, pckod.b)

DO_MSA__WD__WS_WT(PCKOD_H, pckod.h)

DO_MSA__WD__WS_WT(PCKOD_W, pckod.w)

DO_MSA__WD__WS_WT(PCKOD_D, pckod.d)



DO_MSA__WD__WS_WT(VSHF_B, vshf.b)

DO_MSA__WD__WS_WT(VSHF_H, vshf.h)

DO_MSA__WD__WS_WT(VSHF_W, vshf.w)

DO_MSA__WD__WS_WT(VSHF_D, vshf.d)





/*

 * Shift

 * -----

 */



DO_MSA__WD__WS_WT(SLL_B, sll.b)

DO_MSA__WD__WS_WT(SLL_H, sll.h)

DO_MSA__WD__WS_WT(SLL_W, sll.w)

DO_MSA__WD__WS_WT(SLL_D, sll.d)



DO_MSA__WD__WS_WT(SRA_B, sra.b)

DO_MSA__WD__WS_WT(SRA_H, sra.h)

DO_MSA__WD__WS_WT(SRA_W, sra.w)

DO_MSA__WD__WS_WT(SRA_D, sra.d)



DO_MSA__WD__WS_WT(SRAR_B, srar.b)

DO_MSA__WD__WS_WT(SRAR_H, srar.h)

DO_MSA__WD__WS_WT(SRAR_W, srar.w)

DO_MSA__WD__WS_WT(SRAR_D, srar.d)



DO_MSA__WD__WS_WT(SRL_B, srl.b)

DO_MSA__WD__WS_WT(SRL_H, srl.h)

DO_MSA__WD__WS_WT(SRL_W, srl.w)

DO_MSA__WD__WS_WT(SRL_D, srl.d)



DO_MSA__WD__WS_WT(SRLR_B, srlr.b)

DO_MSA__WD__WS_WT(SRLR_H, srlr.h)

DO_MSA__WD__WS_WT(SRLR_W, srlr.w)

DO_MSA__WD__WS_WT(SRLR_D, srlr.d)





#endif

tests/tcg/mips/user/ase/msa/README

0 → 100644
+20 −0
Original line number Diff line number Diff line 
The tests in subdirectories of this directory are supposed to be compiled for

mips64el MSA-enabled CPU (I6400, I6500), using an appropriate MIPS toolchain.

For example:



/opt/img/bin/mips-img-linux-gnu-gcc <source file>                  \

-EL -static -mabi=64 -march=mips64r6 -mmsa  -o <executable file>



They are to be executed using QEMU user mode, using command line:



mips64el-linux-user/qemu-mips64el -cpu I6400 <executable file>



Helper scripts test_msa_compile.sh and test_msa_run.sh are also

provided. This is an example of compilation and execution of all

MSA tests:



cd <QEMU root directory>

cd tests/tcg/mips/user/ase/msa



./test_msa_compile.sh

./test_msa_run.sh

tests/tcg/mips/user/ase/msa/bit-count/test_msa_nloc_b.c

+2 −0
Original line number Diff line number Diff line
@@ -121,6 +121,8 @@ int32_t main(void) 
        { 0x0100010104000201ULL, 0x0200020200000003ULL, },

    };



    reset_msa_registers();



    gettimeofday(&start, NULL);



    for (i = 0; i < TEST_COUNT_TOTAL; i++) {

tests/tcg/mips/user/ase/msa/bit-count/test_msa_nloc_d.c

+2 −0
Original line number Diff line number Diff line
@@ -121,6 +121,8 @@ int32_t main(void) 
        { 0x0000000000000001ULL, 0x0000000000000002ULL, },

    };



    reset_msa_registers();



    gettimeofday(&start, NULL);



    for (i = 0; i < TEST_COUNT_TOTAL; i++) {